Vous êtes ici : Accueil > L'institut > Electronique cryogénique pour l'ingénierie quantique

Agenda


Soutenance de thèse

Electronique cryogénique pour l'ingénierie quantique

Vendredi 13 janvier 2023 à 14:00, Salle 445, bâtiment 1005, CEA Grenoble 

Publié le 13 janvier 2023
Loïck LE GUEVEL
Co-tutelle Laboratoire PHotonique ELectronique et Ingénierie QuantiqueS (Pheliqs-Irig) / DRT-LETI
Des milliers, voire des millions de signaux sensibles devront être acheminés à travers tous les étages de température d'un réfrigérateur à dilution pour faire fonctionner les futurs processeurs quantiques à grande échelle composés de nombreux bits quantiques (qubits). L'explosion du nombre de câbles coaxiaux thermo-conducteurs va submerger les capacités de refroidissement du réfrigérateur, au détriment du noyau quantique. Refroidir l’électronique de contrôle, aujourd’hui à températures ambiantes, à des températures cryogéniques pourrait permettre l’utilisation de câbles supraconducteurs, thermiquement isolant, et ouvrir la voie vers l’augmentation du nombre de qubits. Ces travaux de doctorat visent à explorer l'utilisation de la technologie CMOS FD-SOI 28nm à des températures cryogéniques pour des applications dans le calcul quantique. Notre premier objectif fut d'étendre les connaissances existantes sur les transistors FD-SOI 28 nm à des températures cryogéniques pour les aspects pratiques de la conception de circuits et plus tard pour le développement de modèles compactes. Pour accélérer la caractérisation de dispositifs CMOS, longue à cause de la durée inhérente des cycles de refroidissement, nous avons conçu un circuit intégré multiplexant un millier de transistors aux différentes géométries et empilements de grilles pour la mesure des caractéristiques courant-tension basses-fréquences et des disparités entre dispositifs identiques de 300 à 0.1K. Nous discutons et analysons le comportement en fonction de la température et de la géométrie des transistors en se concentrant sur des quantités importantes lors de la conception de circuits intégrés, telles que la transconductance, la conductance et le rapport de la transconductance sur courant de drain des transistors. Deuxièmement, nous explorons la co-intégration à basse température et l'intégration complète sur un même substrat silicium de dispositifs quantiques semi-conducteurs avec leur électronique classique visant à les mesurer jusqu’à des températures de l’ordre du millikelvin. Nous nous concentrons d'abord sur la mesure du courant à travers des puits quantiques en concevant et en caractérisant un amplificateur à transimpédance de faible puissance (TIA). L'amplificateur de fort gain permet de mesurer avec succès le courant à travers des dispositifs à un et deux puits quantiques, respectivement placés à quelques mm ou intégrés sur puce à quelques micromètres. Afin de tirer davantage parti de l'intégration sur le même substrat, nous avons connecté des oscillateurs commandés en tension dans la gamme GHz à l'une des portes du double puit quantique dans le but d'observer le pompage de charge discret au sein d’une unique puce. Finalement, nous avons abordé la mesure de la capacité de grille de dispositifs nanométriques en proposant un nouveau mode de mesure qui tire parti de l’électronique cryogénique et qui se substitue à la célèbre réflectométrie. En intégrant une source de courant commandée en tension et un amplificateur de tension opérant à des fréquences de l’ordre de 200 MHz à proximité immédiate du dispositif quantique et du résonateur, le circuit de lecture de la capacité de grille devient un circuit électronique discret sans ondes propagatrices, contrairement à la réflectométrie, pour une plus grande simplicité et meilleure compacité. Nous remplaçons même l'encombrante inductance passive utilisée en réflectométrie par une inductance active composée de transistors et de condensateurs, offrant une surface active réduite. Le circuit conçu mesure avec succès les variations de capacité de grille des transistors nanométriques à 4,2 K, ainsi révélant des effets quantiques oscillatoires dans la capacité de grille en fonction des tensions de grille. À la fin de cette thèse, une image est dépeinte concernant les futurs défis et obstacles liés à l'architecture et à la conception des circuits dans le but ultime d'entrer dans l'ère du calcul quantique à grande échelle.

Les personnes extérieures souhaitant assister à la soutenance doivent contacter : Louis Jansen